SOI Wafers

Kort beskrivelse:

SOI wafer er en sandwich-lignende struktur med tre lag; Inkludert topplaget (apparatlaget), midten av det nedgravde oksygenlaget (for det isolerende SiO2-laget) og bunnsubstratet (bulksilisium). SOI-wafere produseres ved hjelp av SIMOX-metoden og wafer bonding-teknologi, som muliggjør tynnere og mer nøyaktige enhetslag, jevn tykkelse og lav defekttetthet.

Send e-post til oss

Produktdetaljer

Produktetiketter

SOI wafers (1)

Søknadsfelt

1. Høyhastighets integrert krets

2. Mikrobølgeovner

3. Høytemperatur integrert krets

4. Strøm enheter

5. Laveffekt integrert krets

6. MEMS

7. Lavspent integrert krets

Punkt		Argument
Totalt sett	Wafer Diameter 晶圆尺寸(mm)	50/75/100/125/150/200 mm±25um
	Bue/varp 翘曲度(	<10 um
	Partikler 颗粒度(	0,3um<30ea
	Flats/Notch 定位边/定位槽	Flat eller hakk
	Kantekskludering 边缘去除(mm)	/
Enhetslag 器件层	Enhets-lag Type/Doant 器件层掺杂类型	N-Type/P-Type B/ P/ Sb / As
	Orientering på enhetslag 器件层晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Enhetslagtykkelse 器件层厚度(um)	0,1~300um
	Resistivitet for enhetslag 器件层电阻率(ohm•cm)	0,001~100 000 ohm-cm
	Enhetslagspartikler 器件层颗粒度(	<30ea@0.3
	Enhetslag TTV 器件层TTV(	<10 um
	Device Layer Finish 器件层表面处理	Polert
ESKE	Nedgravd termisk oksidtykkelse 埋氧层厚度(um)	50nm(500Å)~15um
Håndtakslag 衬底	Håndtak Wafer Type/Doping 衬底层类型	N-Type/P-Type B/ P/ Sb / As
	Håndtak Wafer Orientering 衬底晶向	<1-0-0> / <1-1-1> / <1-1-0>
	Håndtak Wafer Resistivity 衬底电阻率(ohm•cm)	0,001~100 000 ohm-cm
	Håndtak Wafer Tykkelse 衬底厚度(um)	>100um
	Håndtak Wafer Finish 衬底表面处理	Polert
SOI-skiver med målspesifikasjoner kan tilpasses etter kundens krav.