Det kreves hundrevis av prosesser for å snu enoblatinn i en halvleder. En av de viktigste prosessene eretsing- det vil si carving fine kretsmønstre påoblat. Suksessen tiletsingprosessen er avhengig av å håndtere ulike variabler innenfor et bestemt distribusjonsområde, og hvert etseutstyr må være forberedt for å fungere under optimale forhold. Våre etseprosessingeniører bruker suveren produksjonsteknologi for å fullføre denne detaljerte prosessen.
SK Hynix News Center intervjuet medlemmer av Icheon DRAM Front Etch, Middle Etch og End Etch tekniske team for å lære mer om arbeidet deres.
Ets: En reise til produktivitetsforbedring
I halvlederproduksjon refererer etsing til utskjæringsmønstre på tynne filmer. Mønstrene sprayes ved hjelp av plasma for å danne den endelige omrisset av hvert prosesstrinn. Hovedformålet er å perfekt presentere presise mønstre i henhold til oppsettet og opprettholde ensartede resultater under alle forhold.
Hvis det oppstår problemer i deponerings- eller fotolitografiprosessen, kan de løses ved selektiv etsing (Etch) teknologi. Men hvis noe går galt under etseprosessen, kan ikke situasjonen reverseres. Dette er fordi det samme materialet ikke kan fylles i det graverte området. Derfor, i halvlederproduksjonsprosessen, er etsing avgjørende for å bestemme det totale utbyttet og produktkvaliteten.
Etseprosessen inkluderer åtte trinn: ISO, BG, BLC, GBL, SNC, M0, SN og MLM.
Først etser ISO (Isolation) scenen (Etch) silisium (Si) på waferen for å lage det aktive celleområdet. BG (Buried Gate) scenen danner radadresselinjen (Word Line) 1 og porten for å lage en elektronisk kanal. Deretter oppretter BLC (Bit Line Contact)-stadiet forbindelsen mellom ISO og kolonneadresselinjen (Bit Line) 2 i celleområdet. GBL (Peri Gate+Cell Bit Line)-stadiet vil samtidig lage adresselinjen for cellekolonnen og porten i periferien 3.
SNC-stadiet (Storage Node Contract) fortsetter å skape forbindelsen mellom det aktive området og lagringsnoden 4. Deretter danner M0 (Metal0)-trinnet tilkoblingspunktene til den perifere S/D (Storage Node) 5 og tilkoblingspunktene mellom kolonneadresselinjen og lagringsnoden. SN (Storage Node)-stadiet bekrefter enhetskapasiteten, og det påfølgende MLM (Multi Layer Metal)-trinnet skaper den eksterne strømforsyningen og interne ledninger, og hele etsings- (Etch)-konstruksjonsprosessen er fullført.
Gitt at etsing (Etch) teknikere er hovedansvarlig for mønsteret av halvledere, er DRAM-avdelingen delt inn i tre team: Front Etch (ISO, BG, BLC); Middle Etch (GBL, SNC, M0); End Etch (SN, MLM). Disse lagene er også delt inn etter produksjonsposisjoner og utstyrsposisjoner.
Produksjonsstillinger er ansvarlige for å administrere og forbedre enhetsproduksjonsprosesser. Produksjonsposisjoner spiller en svært viktig rolle for å forbedre utbytte og produktkvalitet gjennom variabel kontroll og andre produksjonsoptimaliseringstiltak.
Utstyrsstillinger har ansvar for å styre og styrke produksjonsutstyret for å unngå problemer som kan oppstå under etseprosessen. Kjerneansvaret for utstyrsposisjoner er å sikre optimal ytelse av utstyr.
Selv om ansvaret er tydelig, jobber alle team mot et felles mål – det vil si å administrere og forbedre produksjonsprosesser og relatert utstyr for å forbedre produktiviteten. For dette formål deler hvert team aktivt sine egne prestasjoner og forbedringsområder, og samarbeider for å forbedre virksomhetens ytelse.
Hvordan takle utfordringene med miniatyriseringsteknologi
SK Hynix begynte masseproduksjon av 8Gb LPDDR4 DRAM-produkter for 10nm (1a) klasse prosess i juli 2021.
Halvlederminnekretsmønstre har gått inn i 10nm-æraen, og etter forbedringer kan en enkelt DRAM romme rundt 10 000 celler. Derfor, selv i etseprosessen, er prosessmarginen utilstrekkelig.
Hvis det dannede hullet (hullet) 6 er for lite, kan det virke "uåpnet" og blokkere den nedre delen av brikken. I tillegg, hvis det dannede hullet er for stort, kan "brodannelse" oppstå. Når gapet mellom to hull er utilstrekkelig, oppstår "brodannelse", noe som resulterer i gjensidige adhesjonsproblemer i påfølgende trinn. Etter hvert som halvledere blir stadig mer raffinerte, krymper utvalget av hullstørrelsesverdier gradvis, og disse risikoene vil gradvis bli eliminert.
For å løse problemene ovenfor fortsetter etseteknologieksperter å forbedre prosessen, inkludert å modifisere prosessoppskriften og APC7-algoritmen, og introdusere nye etseteknologier som ADCC8 og LSR9.
Etter hvert som kundenes behov blir mer mangfoldige, har en annen utfordring dukket opp – trenden med produksjon av flere produkter. For å møte slike kundebehov, må de optimaliserte prosessbetingelsene for hvert produkt settes separat. Dette er en helt spesiell utfordring for ingeniører fordi de må få masseproduksjonsteknologi til å møte behovene til både etablerte forhold og diversifiserte forhold.
For dette formål introduserte Etch-ingeniører "APC offset"10-teknologien for å administrere ulike derivater basert på kjerneprodukter (kjerneprodukter), og etablerte og brukte "T-indekssystemet" for å administrere ulike produkter omfattende. Gjennom denne innsatsen har systemet blitt kontinuerlig forbedret for å møte behovene til multiproduktproduksjon.
Innleggstid: 16-jul-2024